SEOに関連するニュースリリースを公開しております。
最新のサービス情報を、御社のプロモーション・マーケティング戦略の新たな選択肢としてご活用下さい。
業界最高水準のスループットを実現する極薄チップ実装技術を開発しました
[25/08/29]
提供元：PRTIMES
提供元：PRTIMES
先端半導体や次世代光集積回路の量産に貢献します
NEDOの助成事業「ポスト５G情報通信システム基盤強化研究開発事業」（以下、本事業）において、東レエンジニアリング株式会社は、ポスト5G情報通信システムで用いる先端半導体や次世代光集積回路の量産に向けて、極薄チップを業界最高水準となるスループットで実装する技術（以下、本技術）を開発しました。
本技術は、マイクロ発光ダイオード（LED）をディスプレー基板に実装する際などに使用される「レーザー転写技術」を応用したもので、先端半導体に使用される厚み20?m以下の半導体チップや、次世代光集積回路に使用される厚み1?m以下の化合物チップを、量産時に求められる精度を保ちながら、従来比10倍以上の効率で生産を可能としました。
[画像1: https://prcdn.freetls.fastly.net/release_image/135644/212/135644-212-ebf1d7c67c880b70fb3d1a2baac94197-1311x1182.jpg?width=536&quality=85%2C75&format=jpeg&auto=webp&fit=bounds&bg-color=fff ]
図1 開発したレーザー転写技術実証装置の外観
1．背景
ポスト5G時代の情報通信システムに必要となる先端半導体では、さらなる高性能化、低電力化を実現するために、半導体チップの薄化への要求が高まっています。半導体チップは、厚み20?m以下になるとハンドリング時の歩留まりが大幅に低下することが課題で、歩留まりを維持しながら量産時に求められるスループットでハンドリングする技術が重要になります。
特に先端半導体の製造技術として期待されている3次元実装技術や、ポスト5G時代の通信技術を支える次世代光集積回路の分野で、極薄チップを高いスループットで実装する技術への要望が高まっています。
2．今回の成果
（1）レーザー転写技術の開発
東レエンジニアリングは本事業※1で、高精度レーザー加工位置制御技術と、レーザー転写プロセスに最適化したレーザー光学系を開発しました。これらの技術を組み合わせることで、微小なレーザー光を、チップの端部から順に照射することで、極薄チップを高い歩留まりでキャリア基板から剥離（はくり）し、キャッチ基板に転写する「スキャン方式」を開発しました。東レエンジニアリング独自のレーザー加工技術を駆使し、レーザー光のスキャンパターンを最適化することで剥離中のチップの姿勢を安定化することを可能にしました。その結果、転写位置精度と歩留まり、スループットを業界最高水準※2でバランスさせた実装技術を実現しました。また、本事業で開発した実証装置は、先端半導体の製造ラインで主流となっている300mmウェーハと、515mm×500mmのパネルサイズに対応しており、さまざまなデバイスへの極薄チップの実装評価が可能です。
[画像2: https://prcdn.freetls.fastly.net/release_image/135644/212/135644-212-bab2bf7cf3960d0bc8b601c767f7b3b9-3104x824.jpg?width=536&quality=85%2C75&format=jpeg&auto=webp&fit=bounds&bg-color=fff ]
図2 開発したレーザー転写技術の概要
（2）超極薄チップの実装プロセスの実証
本事業で開発したレーザー転写技術を実証するために、チップサイズ5mm×5mm、厚み10?mの半導体チップを試作し、実証試験によって精度±2?m（3σ）で転写することに成功しました。また、転写したチップの外観検査や抗折強度※3 測定によってチップへのダメージを評価し、レーザー転写工程に おいてチップに有意なダメージがないことを実証しました。また、チップサイズ0.15mm×0.70mm、厚み1?m以下の化合物チップ（InP※4、TFLN※5など）の転写とシリコン基板への接合に成功し、化合物チップの実装プロセスへの適応性を実証しました。
本実証装置での確認により、これまで困難であった極薄チップの実装工程における量産性の課題を解決するめどがたちました。
[画像3: https://prcdn.freetls.fastly.net/release_image/135644/212/135644-212-6e8d9946119eb3cc44bd48e36617b8fd-1279x470.jpg?width=536&quality=85%2C75&format=jpeg&auto=webp&fit=bounds&bg-color=fff ]
図3 半導体チップの転写サンプル 図4 光半導体チップの接合サンプル
3．今後の予定
東レエンジニアリングは、開発した本技術を活用し、先端半導体の製品化に向けて、さらなる技術の改善と最適化を行い、半導体メーカーや関連企業、機関とも連携しながら、本技術の実用化に向けた取り組みを進めていきます。これにより、先端半導体の高性能化、低電力化に貢献し、持続可能な社会の実現を目指します。
【注釈】
※1 本事業
事業名：ポスト５G情報通信システム基盤強化研究開発事業／先端半導体製造技術の開発／先端半導体実装のためのレーザ転写技術の開発
事業期間：2022年度〜2025年度
事業概要：ポスト５G情報通信システム基盤強化研究開発事業 https://www.nedo.go.jp/activities/ZZJP_100172.html
※2 業界最高水準
2025年8月現在、東レエンジニアリングの調べによるものです。
※3 抗折強度
材料を曲げた際に破壊するまでの強さを示す指標です。半導体チップの強度特性を評価する際に用いられます。
※4 InP
インジウムとリンの化合物の略で、III属元素とＶ属元素の化合物半導体です。
※5 TFLN
Thin Film Lithium Niobate（薄膜ニオブ酸リチウム）の略で、ニオブとリチウムと酸素の化合物です。
NEDOの助成事業「ポスト５G情報通信システム基盤強化研究開発事業」（以下、本事業）において、東レエンジニアリング株式会社は、ポスト5G情報通信システムで用いる先端半導体や次世代光集積回路の量産に向けて、極薄チップを業界最高水準となるスループットで実装する技術（以下、本技術）を開発しました。
本技術は、マイクロ発光ダイオード（LED）をディスプレー基板に実装する際などに使用される「レーザー転写技術」を応用したもので、先端半導体に使用される厚み20?m以下の半導体チップや、次世代光集積回路に使用される厚み1?m以下の化合物チップを、量産時に求められる精度を保ちながら、従来比10倍以上の効率で生産を可能としました。
[画像1: https://prcdn.freetls.fastly.net/release_image/135644/212/135644-212-ebf1d7c67c880b70fb3d1a2baac94197-1311x1182.jpg?width=536&quality=85%2C75&format=jpeg&auto=webp&fit=bounds&bg-color=fff ]
図1 開発したレーザー転写技術実証装置の外観
1．背景
ポスト5G時代の情報通信システムに必要となる先端半導体では、さらなる高性能化、低電力化を実現するために、半導体チップの薄化への要求が高まっています。半導体チップは、厚み20?m以下になるとハンドリング時の歩留まりが大幅に低下することが課題で、歩留まりを維持しながら量産時に求められるスループットでハンドリングする技術が重要になります。
特に先端半導体の製造技術として期待されている3次元実装技術や、ポスト5G時代の通信技術を支える次世代光集積回路の分野で、極薄チップを高いスループットで実装する技術への要望が高まっています。
2．今回の成果
（1）レーザー転写技術の開発
東レエンジニアリングは本事業※1で、高精度レーザー加工位置制御技術と、レーザー転写プロセスに最適化したレーザー光学系を開発しました。これらの技術を組み合わせることで、微小なレーザー光を、チップの端部から順に照射することで、極薄チップを高い歩留まりでキャリア基板から剥離（はくり）し、キャッチ基板に転写する「スキャン方式」を開発しました。東レエンジニアリング独自のレーザー加工技術を駆使し、レーザー光のスキャンパターンを最適化することで剥離中のチップの姿勢を安定化することを可能にしました。その結果、転写位置精度と歩留まり、スループットを業界最高水準※2でバランスさせた実装技術を実現しました。また、本事業で開発した実証装置は、先端半導体の製造ラインで主流となっている300mmウェーハと、515mm×500mmのパネルサイズに対応しており、さまざまなデバイスへの極薄チップの実装評価が可能です。
[画像2: https://prcdn.freetls.fastly.net/release_image/135644/212/135644-212-bab2bf7cf3960d0bc8b601c767f7b3b9-3104x824.jpg?width=536&quality=85%2C75&format=jpeg&auto=webp&fit=bounds&bg-color=fff ]
図2 開発したレーザー転写技術の概要
（2）超極薄チップの実装プロセスの実証
本事業で開発したレーザー転写技術を実証するために、チップサイズ5mm×5mm、厚み10?mの半導体チップを試作し、実証試験によって精度±2?m（3σ）で転写することに成功しました。また、転写したチップの外観検査や抗折強度※3 測定によってチップへのダメージを評価し、レーザー転写工程に おいてチップに有意なダメージがないことを実証しました。また、チップサイズ0.15mm×0.70mm、厚み1?m以下の化合物チップ（InP※4、TFLN※5など）の転写とシリコン基板への接合に成功し、化合物チップの実装プロセスへの適応性を実証しました。
本実証装置での確認により、これまで困難であった極薄チップの実装工程における量産性の課題を解決するめどがたちました。
[画像3: https://prcdn.freetls.fastly.net/release_image/135644/212/135644-212-6e8d9946119eb3cc44bd48e36617b8fd-1279x470.jpg?width=536&quality=85%2C75&format=jpeg&auto=webp&fit=bounds&bg-color=fff ]
図3 半導体チップの転写サンプル 図4 光半導体チップの接合サンプル
3．今後の予定
東レエンジニアリングは、開発した本技術を活用し、先端半導体の製品化に向けて、さらなる技術の改善と最適化を行い、半導体メーカーや関連企業、機関とも連携しながら、本技術の実用化に向けた取り組みを進めていきます。これにより、先端半導体の高性能化、低電力化に貢献し、持続可能な社会の実現を目指します。
【注釈】
※1 本事業
事業名：ポスト５G情報通信システム基盤強化研究開発事業／先端半導体製造技術の開発／先端半導体実装のためのレーザ転写技術の開発
事業期間：2022年度〜2025年度
事業概要：ポスト５G情報通信システム基盤強化研究開発事業 https://www.nedo.go.jp/activities/ZZJP_100172.html
※2 業界最高水準
2025年8月現在、東レエンジニアリングの調べによるものです。
※3 抗折強度
材料を曲げた際に破壊するまでの強さを示す指標です。半導体チップの強度特性を評価する際に用いられます。
※4 InP
インジウムとリンの化合物の略で、III属元素とＶ属元素の化合物半導体です。
※5 TFLN
Thin Film Lithium Niobate（薄膜ニオブ酸リチウム）の略で、ニオブとリチウムと酸素の化合物です。
SEO関連
